时钟数据恢复(CDR)电路是串行数据通信中数据接收端的重要模块，串行数据通信中数据率的不断提高对时钟数据恢复电路的设计提出了更高的挑战。为了适应不断提高的串行数据率，本文提出了一种基于bang-bang型锁相环的时钟数据恢复电路架构，与传统的基于线性锁相环的CDR电路相比，该结构具有自动相位对准、适用于多相时钟采样结构、工作的数据率可达到由工艺决定的触发器的最高速度等优点。最新的分析表明bang-bang型环路的输出抖动与输入信号的抖动呈平方根关系而线性的PLL为线性关系。本文首先在bang bang型锁相环路的特性深入地研究的基础上，基于simulink对bang bang型锁相环路进行了系统建模和仿真，并结合建模的仿真结果获得了基于bang bang型锁相环路的时钟数据恢复电路中重要环路性能参数与设计变量的关系。然后基于XFAB0.6um BiCMOS工艺完成了CDR电路各模块的设计并采用Spectre仿真器对所设计的鉴相器、环路滤波器、VCO和分频器等重要模块及系统电路进行了仿真验证。Spectre环境下的仿真结果表明，设计的bang bang型鉴相器实现了串行数据信号与时钟信号的相位比较功能。设计实现的比例加积分双通路结构的环路滤波器实现了预期功能和性能。基于差值型延时单元设计的双环路VCO实现了600MHz到2.4GHz约4比1的调节范围，相位噪声为-90dBc/Hz@1MHz。设计的分频系数可变的分频电路实现了预期功能并达到了较好的速度性能。本文中设计的时钟数据恢复电路已应用到某型号收发系统芯片中，并基于XFAB0.6um BiCMOS工艺进行了流片试验，测试结果证明本论文中设计实现的时钟数据恢复电路实现了预期的功能，恢复的时钟信号抖动的峰峰值为32ps，恢复的数据信号的抖动量为0.04UI，满足了设计指标要求。