论文部分内容阅读
数字通信系统中,对数据源信号的高速采集和传输,是整个系统工作的基础。高速采集系统负责收集数据并发送给其他系统,其设计的重点在于数据的缓存和传输。准确和全面的信息获取对于整个通信系统具有十分重要的意义。本论文根据实验室的应答器系统研发任务,设计了基于千兆以太网传输的采集系统。论文使用Altera公司的FPGA产品作为中央处理芯片,完成了采集系统的硬件电路,并且借助软件仿真和实际在板测试的方法,设计了 DDR2存储芯片和千兆以太网MAC层的接口程序,实现了采集系统从采集到缓存再到传输的一系列工作过程。论文主要完成了以下几部分的工作:1.调查采集系统的需求,研究本项目所需要的关键技术,对不同的芯片进行选型,最终决定使用Altera公司的EP3C25F324作为控制芯片、镁光MT47H16M16为内存芯片、MARVELL公司的88E1111为千兆以太网物理层芯片。2.设计和制作采集系统的硬件电路。根据各元器件的工作参数,对系统中关键部分进行了设计和仿真,如模拟滤波器等,最终绘制了原理图。同时制作了全部元器件的PCB封装,完成采集系统PCB板的设计,实现了采集系统的硬件基础。论文中给出了采集系统硬件的主要原理图和完整的PCB 图。3.设计和编写了采集系统的软件代码。论文首先仿真了 DDR2和千兆以太网MAC IP核,结合数据手册掌握其工作原理,进而设计IP接口程序。其次使用Verilog HDL行为级描述语言对AD芯片和DDR2芯片建模,实现了完整的数据通路。最后论文使用Modelsim软件,对采集系统的FPGA程序进行了功能仿真。文中对每个模块都有详细的仿真流程和结果分析。4.结合硬件电路板,测试采集系统的软件程序。通过把程序下载到FPGA中,进行硬件电路的在板测试和信号的抓取。文中给出了 Verilog代码综合出的RTL电路图,抓取了硬件电路的实际波形,分析并得出结论。本论文实现了基于千兆以太网的采集系统,在实际应用中具有一定作用,并且为之后的应用留出了扩展接口。