智能功率集成电路（SPIC）的出现对提高系统的可靠性，降低其成本、重量和体积，实现汽车、工业、通讯等领域中系统的小型化、智能化有着重要的意义。本文研制成功了一种可广泛用于大功率电机控制、开关电源等应用中的SPIC电路—三相高压功率MOS栅驱动集成电路，其设计指标要求为：最高偏置电压（VOFFSET（max））为500V、最大输出电流（I_o（max））为1A、最高工作频率为100KHz。该电路已进行了工艺实验，获得了满意的结果，其研究成果已经转让给信息产业部电子24所。在高压器件研究中，提出了一种外延层厚度为10μm采用N埋层结构薄外延高压LDMOS器件，对进一步改进驱动电路的工艺有着积极的意义。主要工作包括：驱动电路的电路设计；耐压为1000～1200V的高压LDMOS器件研究；驱动电路的高低压兼容工艺设计和器件与电路的版图设计；高压器件与驱动电路的工艺实验。 在电路设计中，作者分析了功率器件对驱动电路的要求，设计了驱动电路的总体结构。对电路关键参数高低压电平位移脉冲宽度、高端滤波电路滤波宽度的设计及在LDMOS源端加入限流电阻的必要性进行了重点分析，完成了各单元电路的设计。最后给出了该驱动电路的典型应用图。 在高压器件研究中对与现有工艺相兼容厚外延LDMOS进行研究，该结构采用分段变掺杂多区P~-降场层，有效降低器件的表面电场，缩短器件的漂移区长度，增大P~-降场层注入剂量的选择范围，并有效地抑制界面电荷Qss对器件耐压的不利影响。针对目前厚外延工艺的缺点，提出的薄外延LDMOS采用N埋层，通过优化N埋层长度、注入剂量可提高器件耐压。通过MEDICI模拟对两种器件进行比较，结果为两种器件耐压相当，薄外延LDMOS导通电阻略低。 以标准的2μm P阱CMOS工艺的基础，参考了国际上流行的BCD工艺，结合本电路的特殊性，本文设计了驱动电路的高低压兼容工艺，并制定了版图设计规则，完成器件与电路的版图设计。 完成了高压器件与驱动电路的工艺实验。测试结果表明，器件和电路的各项参数均以达到甚至超过了设计指标要求。