随着集成电路的发展,SoC芯片功能越来越强大。为了满足 SoC芯片功能的需要,同时又不增加SoC芯片的尺寸,需要嵌入更多的IP核。在众多的IP核中,存储器核的应用越来越广泛,随之而来的SoC存储器的测试问题成为首要问题。由于SoC存储器单元具有相同的结构,非常适合采用内建自测试的方法。因此,根据 SoC存储器测试特点,设计符合IEEE1500标准的内建自测试结构成为低成本SoC存储器测试的迫切要求。　　本文在详细的分析了SoC存储器的故障模型和March测试算法的基础上,结合IEEE1500标准,实现了Wrapper结构下基于微指令的MBIST控制器。重点介绍了算法状态机、地址生成器、封装器指令寄存器(WIR)等模块的设计。该控制器能够实现Debug和BIST两种测试模式下的字间故障和字内故障检测。针对该控制器,将面向“位”的March算法进行扩展,设计了面向“字”的28位指令编码,利用此指令编码实现MBIST控制器的测试流程。为了能够兼容不同测试算法和存储器的测试,设计了参数生成系统。利用参数生成系统生成的测试文件,按照MBIST控制器的测试流程,从软件仿真和硬件验证两个方面设计了多种测试方案,对设计的MBIST控制器进行测试验证。　　通过对软件仿真和硬件验证结果的分析,本文设计的SoC结构下的MBIST控制器能够在不同测试条件下支持多 IP核的测试,达到了预期的设计目标,具有一定的应用价值。