论文部分内容阅读
随着制造工艺和设计技术的发展,当今数字芯片的规模不断增大。单芯片可以集成诸多功能模块使得片上系统(SoC)的性能强大,使用也更为广泛。完整的SoC平台必定具有高效易用的外部接口,USB2.0具备高速、易扩展、热插拔等多种特性已广泛用于其中。因此研究用于SoC平台的USB2.0主机控制器IP)核,具有理论和应用方面的重大意义。本论文首先研究了USB2.0相关协议,包括EHCI、ULPI等协议内容以及当前USB2.0主机控制器的设计思想,然后介绍了在数字家庭网关SoC平台上USB2.0主机控制器(Host Controller,简称：HC)IP核的实现,重点讲述Reg_stack和ULPI_Wrapper模块的设计和整体IP在系统中的功能仿真。该IP核具备USB2.0主机端的功能并通过Wishbone总线整合于SoC平台中在完成USB2.0 HC IP的功能验证过程中,针对当前验证效率和验证所需时间这一挑战。本文没有使用传统方法手工编写并加载指定测试激励同时比较输出结果,而是针对USB 2.0主机需实现的调度管理和传输控制等协议要求,采用了一种基于功能覆盖率的层次化验证方法。它首先从设计规范出发,分析了IP内的所有模块的测试功能点,并以此设定了功能覆盖的集合；而后在这一范围内以USB中域、包、事务、传输这些逐步扩大的验证层面进行展开；最终高效的完成了IP核的功能验证任务。。而后本文将IP核整合SoC在Altera FPGA平台进一步调试与验证,完善了实际运用中USB主机端需满足的验证。整体平台经UMC CMOS 0.18um工艺流片并测试过；结果表明IP核符合USB2.0协议要求,支持控制、批量等传输类型,在家庭网关数字平台工作正常；最后针对测试结果的不足,继续在FPGA平台上调试以修正bug并改进性能,实现了稳定的完成批量传输,并以SCSI命令对Mass Storage设备的可靠访问。