随着集成电路(Integrated Circuit,IC)设计技术和制造工艺的不断发展,市场需求不断增加,如何在规定的时间内完成复杂的版图设计已经成为越来越多的设计人员经常要面对的问题。另一方面,在需求牵引和技术推动的双重作用下,出现了将整个系统集成在一个芯片上的概念,即所谓的片上系统(System on Chip ,SoC)。集成电路发展到今天,已经步入了SoC时代。在SoC设计中,物理设计是一个重点和难点问题。由于工艺参数的缩小,随之出现的许多新的问题,将设计变得更加复杂,如串扰、电压降、天线效应问题等,甚至于设计的可制造性(Design for Manufacture,DFM)和面向良品率(Design for Yield,DFY)的设计也都需要在物理设计中考虑。物理设计是顶层体系规划和底层建模的桥梁,在整个集成电路设计的过程中占据越来越重要的位置。在QX多核SoC芯片的设计中,我们对物理设计中关注的一系列问题进行了研究,并且根据芯片的规模,结构特点和复杂程度,采用了一种Top-down和Bottom-up相结合的层次化物理设计方法,得到了很好的效果。本文主要研究工作包括:分析了当前SoC设计概况,及多核处理器的设计概念。阐明了为何采用层次化物理设计方法的原因。详细分析了设计过程中的两个主要问题——时序收敛问题和信号完整性问题。解决了设计过程中出现的物理验证的相关问题,从而增强了系统的可靠性。典型情况下,芯片的时钟频率达到350M,满足系统设计目标。