论文部分内容阅读
随着无线通信应用的场合越来越多,通信系统对低功耗低成本的射频无线收发芯片的需求也与日俱增,因此用CMOS技术来实现射频芯片这一构想开始得到广泛的重视。随着CMOS工艺器件特征频率的不断升高,CMOS射频收发机已经在许多无线通信领域逐渐取代传统的双极、GaAs工艺收发机。但是由于CMOS工艺固有的如衬底损耗等问题,在可预见的一段时间内CMOS射频接收机仍将是研究的热点。本文介绍了射频收发机常见的几种架构。分别描述了超外差式收发机结构、零中频收发机结构以及低中频接收机结构的特点,并分析了其优缺点。同时还介绍了半双工、全双工收发机在结构上的异同。根据设计要求以及CMOS工艺的可实现程度,最终采用的是半双工收发机结构。发送机部分采用的是超外差式结构而接收机部分采用低中频结构。通过对射频集成电路基本理论的研究,本文设计了射频集成前端中各主要的子电路,主要包括:低噪声放大器、功率放大器、接收/发送开关、混频器、频率综合器。本文中设计的电路全部基于台积电(TSMC) RF 0.18μm CMOS工艺,利用Cadence Spectre RF和Agilent ADS射频仿真软件对各个模块进行了电路设计和模拟仿真。仿真结果表明:低噪声放大器噪声系数为1.8dB,增益15.9dB,功耗9.8mW;功率放大器输出功率在0dBm至9.2dBm间可调,漏极效率约为33%,PAE效率32%,输出三阶交调点为7.1dBm,输出1dB压缩点为4.6dBm;接收/发送开关的插入损耗为-860mdB;混频器转换增益在13.2至19.5dB之间可调,输入三阶交调点在-12.4dBm至-7.0dBm间可调,双边带噪声系数约为13dB,功耗仅为900μW;频率综合器输出频率在2.3616GHz至2.5128GHz间可变,步进值为2.4MHz,可容纳63个独立信道,环路带宽为123KHz,锁定时间为55μs。各个电路的各项指标都满足设计要求,完成了预期的目标。