论文部分内容阅读
模数转换器(Analog to Digital Converter,ADC)是现代电子系统中信号转换环节必不可少的部分,也是近年来集成电路领域的研究热点之一。模数转换器种类繁多,其中流水线(Pipeline)ADC在速度与精度等方面可以灵活选取,在通讯、医疗电子设备等领域有着广泛的应用。近年来随着集成电路工艺制造的发展,模拟电路的发展速度跟不上数字电路的发展速度,因此为了满足现代电子系统对ADC越来越高的指标要求,流水线ADC常常运用数字校准技术来纠正因模拟电路非理想因素导致的误差,进而提高整体ADC的性能指标。考虑到本文所设计的流水线ADC精度与采样速度要求高,如果使用采样保持电路,这将增加整体电路的设计难度以及芯片面积和功耗,所以本文采用了无采样保持电路(SHA-less)流水线ADC结构。本文在详细介绍了无采样保持电路流水线ADC原理之后,分析了其具有的电路结构、组成单元以及电路中误差来源并提出相应的解决办法。同时,本文还介绍了一种伪随机噪声(Pseudo-random Noise,PN)注入后台数字校准算法,该算法用于校准由运算放大器有限增益值引入的闭环增益误差。本文最终基于SMIC 55LL CMOS工艺设计了一款12bit 250MSps流水线ADC,电路一共含有12级子级电路,其中前11级均为3bit流水线子级,最后一级为3bit闪烁型(FLASH)ADC。最终芯片版图尺寸为1310?m?510?m,其中模拟部分版图面积为950?m?510?m,数字部分版图面积为360?m?510?m。仿真结果表明,在采样频率250MHz,输入频率110MHz,电源电压1.2V,差分输入满摆幅1.2V的情况下,经过校准后的电路前仿结果为:有效位数11.8位,SFDR为82.47dB;版图后仿结果为:有效位数11.58位,SFDR为75.5dB。ADC模拟电路部分总功耗为200mW,数字算法部分功耗为10mW,总体功耗为210mW。