作为通用串行总线，USB具有连接结构简单、支持热插拔、可扩展性强、功耗小等众多优点。1996年，USB1.0标准发布；1998年，在对1.0版本标准进行修改之后，更加成熟的USB1.1标准正式发布。而USB2.0标准在2000年发表，它新增了高速模式，将传输速率由1.1版本的12Mbps提高到480Mbps。经过十余年的发展，USB接口现在已经被数字产品广泛应用。 随着目前片上系统(SoC)发展的趋势，将USB接口与整个系统结合来实现单片集成可以大大降低系统的成本。为此，针对片上系统需求，需要设计可重利用(reusable)的USB2.0接口IP核，用以替代由独立芯片实现的USB接口。 根据上述需求和实际应用的要求，本论文提出了一种硬件可裁减、软件可配置的低成本USB 2.0数字接口引擎(SIE)的IP核。在支持USB2.0高速模式，以及协议定义的控制传送、批量传送、中断传送和同步传送四种传输模式的同时，充分保持了IP核的灵活性：IP核的片上总线接口灵活易改，可以方便实现对各种片上总线标准的支持；IP核支持的端点数、配置的缓存RAM大小可在综合时任意裁减；而每个端点的用途、工作时的属性和分配到的缓存大小则完全由软件配置。这使得本IP核可以满足各种应用的不同需求。同时，根据USB总线时分复用的特性，本文采用了所有端点共享同一缓存SRAM的策略，减少了缓存RAM占用的电路面积，降低了整个设计的成本。 为在实现充分IP核验证的同时尽量缩短验证时间，本文提出了基于bootloader的FPGA验证技术——GENIE，该验证方案不仅适用于本IP核的验证，同时也适合各种基于CPU的SoC系统。 另外，本文也研究了本USB2.0 SIE IP核在三款不同构架的信息安全片上系统芯片中的嵌入式应用，以及配合本IP核所进行的进一步软硬件开发，进一步验证该IP核的基本功能和所能达到的性能技术指标。