混频器作为完成信号链路变频的关键模块,在硅基工艺纳米尺寸不断缩小,晶体管截至频率不断提升的情况下,高性能的毫米波混频器设计技术也在不断的更新。本文在跟踪混频器的研究动态后,关于混频器电路设计,针对性的在基本频率变换原理,混频器的分类及性能对比,核心指标及工程经验等方面做了总结叙述,同时对比分析了混频器的基本电路拓扑结构和优缺点并围绕电磁耦合在毫米波混频器设计中的应用介绍了几种优化设计技术。在前文理论的支撑下,针对性的设计了基于65nm CMOS工艺应用于W波段高速雷达射频前端芯片零中频基波混频器。在满足系统链路对低电压高线性度高增益的要求下,采用了无跨导级级联具有高增益特性的共源中频放大器,同时为了减小信号之间的耦合恶化的隔离度与平衡性,在版图整体布局上采用将走线分为了地平面上与下两部分的全对称设计。设计结果满足供电电压为1V,PLO为0dBm时,在90-100GHz带宽内其输入IP₁dB不低于3dBm,变频电压增益达到5-6dB,隔离度与平衡性也保持良好。此外,为了降低对大本振信号的要求,本文针对雷达相控阵芯片设计了基于65nm CMOS工艺的三次谐波零中频混频器,该混频器具有低电压高增益低功耗的特点。同时为了基波混频器的性能进行对比直观的验证文章中关于谐波混频器的叙述,在满足指标的前提下,采用了与基波混频器同样的结构。设计结果满足供电电压为1V,PLO为-3.2dBm时,在90-100GHz带宽内其输入IP₁dB不低于-0.5dBm,变频电压增益达到3-5dB,此外隔离度与功耗均优于基波混频器。