C至L下变频电路(在本文中简称为“C/L下变频电路”)在地面卫星接收机中有着广泛的应用。现阶段我国对于芯片级的C/L下变频电路的研究还很薄弱。本论文论述设计C/L下变频电路，频率从3.8～4.25GHz，包括一低功耗的频率合成器和一个低噪声混频器。下变频电路采用TSMC0.25um RF CMOS工艺实现，芯片面积为1.244×1.7mm2，电流为21.5mA。论文包含以下成果和创新点：　　 改进了锁相环闭环相位噪声仿真方法，解决了分频器相位噪声仿真中常常出现的不收敛及内存不足的现象。这一相位噪声仿真方法已经很接近电路级，可以对频率合成器相位噪声性能进行快速计算，能够较准确地预测频率合成器的相位噪声性能。　　 提出了两种降低高速分频器功耗的方法。第一，从SCL高速分频器的基本原理出发，设计了一具有温度补偿的偏置电路。采用这一偏置电路的SCL分频器，在室温时功耗相对较低，同时，还使得SCL的输出振幅和最高工作频率几乎不随温度变化。第二，提出了一种具有自适应“power down”的高速N+1/N双模分频器，这一双模分频器的特点是工作在除N模式时，一个或多个D类触发器处于休眠状态，达到了降低功耗的目的。　　 在C波段混频器的设计上，采用了两种措施，使得混频器的增益增加，噪声降低。第一，采用非常规ESD保护电路，即电感式ESD保护电路，减小了由于常规ESD保护电路寄生电容大而造成的射频信号对地泄漏；第二，在混频器的输入级与本振级晶体管之间引入极间匹配，使之谐振，减小了两极间的寄生电容而造成的损耗。