本文以定位导航为应用需求,基于知识产权核（IP core）复用技术旨在实现处理器软硬件的移植和基带信号处理系统的重构。课题主要完成全球定位导航系统（GPS）L1波段（中心频率为1575.42 MHz）基于Cortex-M3软核的GPS基带片上系统（So C）芯片原型设计,对GPS基带IP关键技术进行了研究,通过编写软件程序实现处理器对基带IP的控制调度,对加入模拟卫星数据的基带IP在不同模式下进行测试验证。实验室原有的基带系统采用了ARM926EJ＿S型号处理器（CPU）芯片,硬件架构采用高级微处理器总线架构（AMBA）总线协议构建的基带片上系统,内部集成了存储器模块、基带处理模块、对外接口等相关电路,原型验证是在现场可编程门阵列（FPGA）开发板上进行电路映射,最终实现的是CPU+FPGA的板级联调。针对ARM926EJ-S型号硬核形式固化处理器芯片构建的GPS基带信号处理So C功耗高,成本高的问题,提出了一种基于ARM Design Strat计划推出的开源Cortex-M3软核处理器,通过复用GPS基带IP的方式构建GPS基带So C系统。将软核处理器和基带信号处理IP集成在一个So C中,根据软件设计和硬件实现的需要,完成基带处理So C软硬件模块设计与协同实现。硬件方面该系统选用Cortex-M3软核处理器和AMBA总线为核心进行GPS基带信号处理So C设计,设计了系统总线矩阵及若干符合AMBA协议的IP核,构建了高级高性能总线（AHB）和外围总线（APB）的总体结构,并完成了基带等相关IP的系统集成,该系统主要包括:时钟管理模块,片上的只读存储器（ROM）、AHB译码器、多路选择器、随机存储器（RAM）模块、桥接器、通用异步收发器（UART）接口、通用输入输出（GPIO）接口等。实现了So C系统功能的扩充。软件部分通过汇编和C语言完成对系统的初始化、启动等相关配置并编写卫星导航基带电路的特定测试信号实现软件对基带IP的灵活配置[26],完成了基带IP在不同模式下的测试工作,对比分析了移植前后处理器对基带模块输出控制信号时波形的一致性,结果表明数据传输正确且满足总线时序要求。最后,搭建软硬仿真平台对So C内部功能模块、移植测试文件在不同测试模式下进行了仿真验证,通过FPGA仿真平台进行板级测试,实现了软硬件协同仿真验证,确保了系统功能的正确性和完备性。该系统实现了预期功能,满足了对器件的低功耗、微集成要求。