三维视频通过深度信息能够为观众提供更加丰富的观影体验,具有很高的科研和商业价值,在数字视频领域三维视频正在发挥着举足轻重的作用。AVS(Audio Video coding Standard)是《信息技术先进音视频编码》系列标准的简称,是我国具有自主知识产权的第二代信息编码标准。目前,AVS标准已经提出了针对三维立体视频的双目联合预测和增强型双目拼接两种编码方案。而本课题作为工信部AVS 3D高清视频编解码标准的一个分支项目,主要完成3D视频解码模块的开发和设计工作。本课题采用其中的增强型双目拼接方案进行AVS 3D实时解码器的设计工作。该方案在编码端所用视频序列由基线相互平行的两摄像机采集,利用左、右视点的视点间相关性,及每个视点的时间和空间相关性,对左、右视点进行联合编码,将左、右视点信息合成为一个码流进行传输。在解码端,首先在AVS原有的二维软件解码器的基础上进行功能上的增强,通过添加视点分离模块从每帧拼接视频中恢复出左、右视点的基本层图像,其中基本层图像存在着水平或垂直维度的分辨率下降。并通过选取合适的层间上采样插值模块完成对于基本层图像的分辨率插值工作,恢复出左、右时点的增强层图像。通过这两个模块完成了AVS增强型双目拼接ES流软件在软件平台上的解码操作,并进行了相关验证和分析。接着,本课题完成了AVS语法元素解析的FPGA硬件加速模块的设计。AVS标准中存在Exp-Golomb和CAVLC两种语法元素解析方式,Exp-Golomb为指数哥伦布编码方式;CAVLC为基于上下文的变长编码方式。将针对这两种语法解析方式的硬件模块作为So C解码系统的一部分,并完成与SoC开发板的接口设计。最后,通过FPGA硬件加速模块完成双目立体TS流的语法元素解析,与SoC开发板Xilinx ZYNQ 7020协同工作。选用ZYNQ 7020是因为该平台具有芯片集成度高、控制能力强、软件通用性好的优点。利用ZYNQ 7020上具有两片M9处理器硬核核心的片上系统芯片的特点。采用MASTER-SLAVE主从控制设计,MASTER M9和SLAVE M9分别完成顶层控制和3D视频解码算法,两片M9协同工作,创新性地在FPGA/SoC协同平台上实现了AVS 3D实时解码器。并通过HDMI接口将解码数据输出到三维显示设备,通过三维显示设备的立体交织技术,得到了具有深度信息的3D视频,验证了本课题所设计的AVS 3D实时解码器的有效性。