无线通信信道中存在着干扰和衰落,使通信系统的可靠性降低,而对信号进行预处理可以提高信噪比,减少误码率。往往采用差错控制编码技术来检测和纠正因为信道失真引起的信息传输错误,提高信号传递的可靠性。差错控制编码的研究主要是希望在低译码复杂度的前提下,寻找一种逼近香农极限的编译码方法。Turbo乘积码不仅译码复杂度低,译码延时小,而且它继承了Turbo码在低信噪比下仍然有低误码率的优点。因此,Turbo乘积码已经成为纠错编码领域的研究热点。本文首先指出纠错编码的应用领域和它的发展历史,比较了Turbo乘积码和其他纠错编码的性能。然后依据TPC的编译码原理,对Turbo乘积码的迭代译码算法进行了探讨,译码算法采用典型的Chase迭代译码算法,在MATLAB7.0下进行了仿真。本文还提出了FPGA可实现的TPC编译码结构设计,叙述了部分模块设计思想,并且在Altera公司的QuartusⅡ-6.0环境下进行了仿真。子码码型选用加了一位奇偶校验位的截短循环码(22,16)。在实际应用中,编译码器均采用了美国AHA公司生产的针对分组Turbo码的第一代TPC编译码专用芯片AHA4501,通过对芯片内部寄存器的控制实现TPC码的编译码,根据芯片给出的时序说明完成的芯片的初始化工作。最后总结了研究成果,指出有待改进的地方,阐述作者对该领域的一些看法。