随着超大规模集成电路技术的发展，芯片沟道尺寸不可避免地进一步按比例缩小，数字电路产品的核心电压将会不断降低，而电流将会越来越大，电源完整性（Power Integrity, PI）问题越来越成为制约产品性能的因素；此外，诸如串扰、反射等信号完整性（Signal Integrity，SI）问题随着信号速率的不断提高也越来越严重。高速电路设计过程中，如何预估PI和SI对系统的影响已经成为能否快速设计达标产品的决定性因素。　　目前实际产品设计过程中用到的预估高速链路性能的方法主要有以下两种。第一种是采用 SPICE模型，激励端加伪随机码来仿真，这种方法相对准确但是仿真时间过长，难以满足厂商快速推出新产品的需求；第二种是不考虑电源噪声，仅仅对通道中的噪声作分析，通过快速时域计算方法得到最坏眼图。这种方法由于没有考虑电源噪声，这使得所求得的结果往往较真实情况更乐观，难以用来指导设计。　　本文提出一种方法，同时考虑电源噪声和通道中噪声来求得全链路的误码率（Bit Error Rate, BER）眼图。这种方法首先考虑通道中的串扰和反射，通过双边沿响应（Double Edge Responses, DER）法计算通道部分噪声的概率分布，然后采用统计域方法来获得电源噪声耦合到数据线上的噪声的概率分布，最后将两部分概率分布卷积得到全链路噪声的概率分布以及误码率。本方法在计算通道部分时速度远远高于传统的SPICE仿真方法的速度，同时又考虑了电源噪声与通道的共同影响。误码率眼图比最坏眼图包含的信息更全面，工程师可以根据具体情况确定所设计的产品是否符合要求。本文提出的求解误码率眼图的方法具有很大的应用前景。根据本文方法开发的软件可以作为实际产品设计过程中的工具来评估设计，具有很强的实用价值。