在无线通信系统中，射频接收机位于整个系统的最前端。锁相环型频率合成器在射频接收机中提供接收机变频所需的本振信号，并根据信道规划产生不同频率的振荡信号，起着非常重要的作用。无线通信系统的蓬勃发展，对锁相技术要求也越来越高。现在的锁相环(PLL)芯片向着频率高、频带宽、集成度大、功耗低、成本低和功能强等方向发展，而电荷泵型锁相环(CPPLL)又以其锁定相差小和捕获范围大等优点成为当前锁相环电路的主流。本文对锁相环型频率合成器的一些关键技术展开全面的讨论和研究。　　 首先对锁相环的基本工作原理和结构进行了分析，对无源二阶、三阶及四阶电荷泵锁相环电路线性特性进行了研究。其次，分析了锁相环的非线性特性，详细推导了二阶电荷泵锁相环的捕捉带、拉出范围及锁定时间等关键参数；采用Matlab加Simulink的方法对锁相环的动态模型进行了分析和仿真，对CPPLL中的主要环路参数的变化与环路稳定性之间的关系进行了直观的分析。　　 本文对锁相环频率合成器中的噪声模型进行了研究，对锁相环频率合成器芯片中不同的噪声源对系统性能的影响进行了分析，特别是对电压控制振荡器的相位噪声的产生机理以及它在通信系统中的影响进行了讨论，介绍和比较了Leeson模型和Hajimiri提出的线性时变模型。　　 本文对应用于2.4GHz低功耗锁相环电路进行了研究与设计。在传统边沿触发PFD结构的基础上，给出了一种基于TSPC(true single phase clocking)动态结构D触发器式高精度PFD的设计。该电路具有功耗低、速度快、结构简单等优点。同时，优化PFD复位延时电路，克服了PFD和CP的死区。另外，采用与电源无关的基准电流源电路，运用运算放大器和自偏置高摆幅共源共栅电流镜电路实现了电荷泵充放电电流的高度匹配。该电荷泵具有静态功耗低、速度快、线性度高、电流匹配性能好等特点。设计了一种全集成交叉耦合变压器反馈的LC压控振荡器(LC-VCO)。该VCO即使在电源电压低于阈值电压的情况下实现了低功耗和低相位噪声。该低功耗的VCO采用SMIC0.18μm数模混合与RF1P6M CMOS工艺进行了流片验证。测试结果表明：电路在0.4V电源供电和工作频率为2.433GHz时，相位噪声为-125.3dBc/Hz@1MHz，核心直流功耗仅为640μW。芯片的工作频率范围为2.28～2.48GHz，即调谐范围为200MHz(8.7％)，电路优值为-193.7dB，信号的输出功率约为1dBm。　　 本文对频率合成器中下分频模块的设计进行了研究，提出了一种具有改进结构的D触发器。以这种D触发器为基础分别实现了用于WLAN接收机中的频率综合器下分频模块的双模分频器。采用相同的工艺实现了用于无线局域网802.11a射频接收机的、工作在4GHz频段的锁相环频率合成器。测试结果表明：该频率合成器的锁定范围为4096～4288MHz。在振荡频率为4.154GHz时，偏离中心频率1MHz处的相位噪声可以达到-117dBc/Hz。芯片面积为0.675mm×0.700mm。采用1.8V的电源供电，核心部分的功耗约为24mW，输出的功率约为-2dBm。　　 本文还采用相同工艺设计了平面螺旋变压器作为耦合终端的CMOS电感电容正交压控振荡器。测试结果表明：电路在1.8V电源供电和工作频率为4.6GHz时，相位噪声为-125.7dBc/Hz@1MHz，核心部分直流功耗仅为10mW。根据时域的输出波形，测量的相位误差大约为1.5°，输出功率约为-2dBm。芯片的工作频率为4.36～4.48GHz，调谐范围为320MHz(7.0％)，电路优值为-189dB。