随着串行传输方式的发展，数据传输速率也有了显著地提高，同时要求通信系统具有更高的传输可靠性，评估通信系统可靠性的一个非常重要的指标就是误码率。误码率测试仪是检测通信系统可靠性的一个基本测试工具。国内现有的误码率测试仪测试速率较低，而且不具备光接口和协议测试功能，国外误码率测试仪在性能上优于国内，测试速率也相当高，但价钱昂贵，针对这种情况设计一款速率较高操作简单的误码率测试仪是十分必要的。本文通过分析现有的误码率测试仪的优缺点，提出了采用内部集成高速收发器的FPGA(型号为5SGXEA7K2F40)为核心硬件，采用ARM7控制外围键盘显示以及串口通信的设计方案。本设计充分运用FPGA在信号处理方面的优势，使得测试速率能够达到12.5Gb/s。分析m序列测试的原理和方法，利用FPGA的可编程性，设计串行m序列和并行m序列的生成电路，根据指令系统可以输出6种长度的测试码。本设计对误码率测试仪的外部接口电路、串口通信和数据转换电路进行了设计。同时设有四路小型可插拔(QSFP)光模块接口，实现高速光信号传输。本设计具有抖动信号生成功能和触发输出功能，抖动信号可以用于串行传输协议的抖动容限测试，触发功能提供触发信号给外部设备，同时本设计设有PCI-Express接口，可以通过该接口进行数据传输。本设计使测试速率大大提高，测试码易于产生而且便于统计，抖动信号生成功能可以使本设计能够用于协议的抖动容限测试方面，大大拓展了本设计的应用领域。采用QUARTUS II软件对系统的各模块进行仿真，验证了设计的合理性。