雷达信号处理器是雷达系统的重要组成部分，雷达系统的发展越来越依赖雷达信号处理器的性能的提升。数字技术和超大规模集成电路的发展使得雷达信号处理器的数据处理速度和可靠性等性能得到了提高。雷达信号处理器的ASIC实现使其易于实现批量化生产，从而降低成本；同时，时钟频率相对于雷达信号处理的FPGA实现得到了提高，因此，有必要对雷达信号处理器的专用芯片实现进行研究以完成雷达信号处理器专用芯片的设计。FFT处理器是雷达信号处理器的核心部件，由于在雷达信号处理的ASIC实现中，无法调用FFT处理器IP核，因此设计一款FFT处理器IP核也是极其关键的。本文基于雷达信号处理以及数字信号处理的理论，研究了雷达信号处理中各个处理步骤的算法，并重点研究了按时间抽选的基2FFT算法。根据各自的算法，完成了雷达信号处理中脉冲压缩模块、运动目标检测模块以及截位模块的ASIC前端设计以及基于基2算法的81024点可变点流水线型FFT处理器的ASIC前端设计。使用matlab对FFT处理器建模，并建立雷达信号处理器的验证平台，完成FFT以及相关模块的功能验证，结果显示论文设计的FFT处理器的相对误差为千分之五，雷达信号处理器中其它模块功能与验证平台一致，满足设计目标。基于上述设计利用综合工具DC对FFT处理器进行综合，采用芯原公司的SMIC0.13um工艺库，在最坏情况下得到工作频率为250MHz。