听力障碍是我国发病率很高的一种疾病。听力障碍的早期评价是对听力障碍人群进行医疗干预的重要基础,及早发现听力损伤有利于听力障碍的治疗和康复。目前,听力计作为我国听力损伤程度诊断的主要设备,存在价格昂贵、使用繁琐等问题,而本课题研制的听力障碍评价系统具有成本低、自动测试等特点,更适合于大范围筛查的早期听力评价。本文参考了国内外听力障碍评价领域的相关研究。在深入分析了本课题的功能需求和性能指标的基础上,提出了具体的硬件和软件方案,并完成了硬件和软件的设计。硬件设计中,采用了主控模块、FPGA和音频模拟电路构成的硬件设计框架。主控模块由DSP来实现,负责管理各功能模块,显示相关界面,并实现各种测听流程。在FPGA内设计了USB接口逻辑模块,实现音频数据和控制指令从主机到硬件设备的传输;设计了数据产生模块,产生测试需要的各种音频数据;设计了音频接口模块,实现与音频DA芯片的数据和控制接口的连接;设计了片上总线模块,实现各功能模块到主控模块的互联。采用专业的芯片设计了模拟音频电路,实现音频数据的DA变换、调理和功率放大,最终驱动耳机工作。采用专业的接口芯片设计了USB接口电路,作为硬件设备与主机的通信渠道。软件设计中,编写了主控模块上运行的主控程序,实现对各功能模块的管理、界面的显示和测试流程的实现。USB接口方面,利用Cypress的固件框架编写了固件程序;修改了Cypress的通用驱动程序,成功驱动了设备并提供了数据传输的函数接口。利用VS2005编写了用于测试USB接口同步传输和块传输的应用程序。测试与实际运行结果表明,本系统设计原理正确,基本实现了对听力障碍的测试,符合设计要求。