分辨率的提高与压缩技术的进步，使得数字视频和图像处理应用对高性能的需求也与日俱增。同时还需要保持架构的灵活性，以获得快速升级的能力。此外，技术的成熟以及需求的增加要求进一步降低成本。FPGA经过几十年的发展，高端产品能拥有几百万个门，已经可以在单片FPGA芯片上实现一个完整的嵌入式系统。因此，使用可编程逻辑器件可以构建出满足以上需求的DSP嵌入式系统。　　 针对FPGA设计提出的SOPC技术和DSP Builder技术更加突出了这种解决方案的优势。使用DSP Builder进行DSP模块的设计，用SOPC Builder来设计嵌入式系统，两者结合便形成了一种新的DSP嵌入式系统的设计流程。这样的设计快速、灵活，而且具有完备的软件开发平台和丰富的IP核。　　 NiosⅡ CPU是Altera公司专门为SOPC设计的一种以IP核形式提供的软核CPU。它的可配置特性带来了很大的灵活性，结合了NiosⅡ软核和作为协处理器的DSP模块的嵌入式系统也成为了一种新的设计思路。　　 本文采用Altera公司的DSP Builder和SOPC Builder平台设计了一个基于NiosⅡ软核的小波变换嵌入式系统原型，其中小波变换模块作为DSP协处理器由DSP Builder设计完成。整个原型系统包括了NiosⅡ CPU核、小波变换模块、UART、FLASH、SRAM、SDRAM、VGA等组件，并且在一片CycloneⅡ系列的EP2C70芯片上实现。　　 本文详细介绍了小波变换嵌入式系统的原型设计与实现过程。对小波变换模块的硬件实现，嵌入式系统架构的设计与实现以及应用软件的实现分别进行了重点介绍。本文的新颖之处是结合了DSP Builder和SOPC Builder两种设计平台完成了小波变换嵌入式系统。整个设计的开发周期短、灵活性高、成本低，也利于今后的更新和升级。