随着人们对通信需求的日益增大,高性能处理器的研究日渐受到追捧。特别是近几年,片上网络(Network-on-Chip,NoC)在数据处理方面的表现越来越突出,集成到单个芯片上的IP核越来越多。但是,当集成规模过大时,基于电互连的片上网络在时延、能耗、电磁干扰等诸多方面会遭遇发展瓶颈。硅光技术的发展及纳米光器件研究的进步使得光片上网络(Optical Network-on-Chip,ONoC)的实现成为可能,光片上网络的提出可以有效解决现阶段电片上网络中存在的时延、带宽及电磁干扰等问题。本文首先介绍了片上网络的兴起原因和发展过程,分析了光片上网络的优势。接着展示了现阶段光片上网络的研究进展,从光器件、交换机制、路由算法、拓扑结构等几个方面对光片上网络的现状进行了研究。现有光片上网络架构多采用mesh和torus拓扑,在网络的直径、能耗、芯片面积等方面存在性能瓶颈。针对这些问题我们提出了一种新型的光片上网络架构-STorus,STorus充分考虑了跳数、直径和光损耗等多方面因素。STorus采用了双子网架构,每个子网使用两类扭环,从而大大减小了网络直径和跳数。在网络布局方面使用硅穿孔(Through Silicon Via,TSV)技术,两个子网中走势相同的波导布局在同一光层,整个网络的波导分成两个光层,由此大大减小了光损耗。论文采用OPNET仿真软件对整个网络进行了时延、吞吐的仿真,并详细分析了网络的能耗、直径等。仿真结果表明,和传统的mesh、torus相比,STorus在损耗、网络直径、时延及吞吐等方面都具有优异的性能。随着片上集成的IP核数目的增多,存储访问的次数增多,存储带宽成为片上网络存储访问的一大问题。如果存储带宽不能满足处理器核的请求速率,系统的性能将会受到很大影响。因此,论文进一步研究了存储控制器在STorus中的接入位置对存储访问的影响,优化了存储控制器在STorus中的接入位置。仿真结果表明,在同等网络规模下,使用相同数目的存储控制器时,优化的接入位置可使网络性能更佳。