低压电力线载波通信是备受关注的“最后一公里”的解决方案之一。因为它可以利用现有的电力网给用户提供高质量的网络连接服务。国内外的许多公司及机构都展开了各种研究。为了发展适合我国的高速电力线通信技术,必须对我国低压电力网的噪声特性进行实际研究,研制一个低压电力线噪声发生器对研究低压电力线载波通信环境将具有十分重要的意义。设计过程把基于USB总线的噪声发生器分成两个大部分。一部分是噪声发生器部分,另一部分是USB接口部分。在噪声发生器的设计中,数模转换器选用最大速率为100MSPS的AD9708,数据存储器选用高速SRAM,噪声发生器的控制由复杂可编程逻辑器件(CPLD)来完成,大大提高了系统的整体性能。CPLD特别适用于实验室的研究和中小批量产品的开发和制作,它的可编程特性也给设计和硬件调试带来了很大的方便。在本设计中,CPLD芯片的设计和与控制芯片的接口设计是一个难点,本文利用Altera的设计工具Max+plusⅡ并结合verilog-HDL语言、采用软硬件相结合的编程方法很好地解决了这一问题。本课题设计的噪声发生器作为基础USB设备,采用了控制传输和中断传输。根据实际需要选用支持USB1.1版本协议的USBN9604作为噪声发生器和计算机的接口芯片。微处理器是两个部分之间连接的纽带,一方面作为USB控制器,另一方面要和CPLD通信。选用C8051F231单片机作为微处理器,它具有精简指令和低功耗等优点。单片机与CPLD之间采用并行方式通信,与USBN9604之间采用SPI通信方式。大大简化了硬件电路。把噪声发生器和USB总线相结合,充分发挥了USB总线的优势,有利于噪声发生器性价比的提高,应用也更加便捷。