数字对讲机已经成为当前无线通信领域当前的研究热点。在频谱利用率、通话质量、可靠性、保密性等方面的独特优势使数字对讲机取代模拟对讲机成为了必然的趋势。采用专用芯片的解决方案是降低成本的有效办法，必将是未来数字对讲机的发展方向。因此，对数字对讲机专用芯片的研究成为对讲机产业能否成功变革的关键，掌握专用芯片的设计就等于站在数字对讲机行业的制高点。语音编码是数字对讲机基带处理的核心组成部分，对声码器算法及实现结构的选择关系到通话质量以及能否缩小信道带宽，提高频谱利用率。因此，探讨语音编码算法的专用集成电路设计是数字对讲机基带处理芯片的重要组成部分，具有重要的研究价值和广阔的市场前景。本文在对MELP声码器算法和实现架构进行深入学习的基础上，对算法中数字滤波器的系数量化、VHDL建模和FPGA实现进行了研究，在采用FPGA芯片的DE2平台上建立了语音数据采集、存储与回放的通道，用硬件描述语言VHDL完成了声码器算法中整数基音周期估计、分数基音周期估计和线性预测分析三个模块的设计。利用乒乓操作、串并转换、流水线操作以及异步时钟域数据同步技术对相关实现电路进行速度与资源的优化，并对MELP算法中的定点计算问题进行优化考虑，减小因定点计算而引起精度问题。最终对各个模块进行仿真和验证，仿真结果与C定点算法在DSP平台上仿真数据一致， FPGA的验证结果也表明所设计模块可满足数字对讲机的低速率语音编码要求。