论文部分内容阅读
多核嵌入式操作系统实验平台的构建,可以方便准确的考察操作系统下新算法的效率和性能,对多核操作系统的研究具有重要意义。本文针对操作系统实验平台及其性能评价方式,改进已有的支持多核的模拟平台,建立操作系统性能评价体系,利用仿真实验和评价模型相结合的方式,不断更正相关机制和算法。本文主要的工作内容如下:首先,针对异构多核处理器微内核操作系统实验平台的总体架构设计,本文以Simics为基础,将Simics平台当作数字建模平台模型,设计了一个面向异构多核处理器微内核操作系统的仿真实验平台CC-GLL。将Simics支持的处理器作为参考模型,通过把HLA适配器与Verilog PLI通过任务分类的核间通信机制连接起来,辅助HDL仿真器的调配,使得仿真平台可以模拟处理器运行的真实环境,还继承了仿真器错误检测的功能,使CC-GLL仿真实验平台变得更加可扩展和可移植;针对操作系统性能评价体系的设计,本文在现有专家评价法以及安全检查表法等评价模型的基础上构建适用于微内核嵌入式操作系统的评价模型,并设计了一套新的嵌入式操作系统性能评价体系。其次,针对异构多核处理器微内核操作系统实验平台总体架构中的核心模块设计,在仿真平台模型ICP仿真模块优化方面,为了解决粒子群算法在寻找最优结果的时候受参数设置的影响比较大的问题,本文对粒子群算法进行改进,优化后的算法提升了寻找最优结果以及调整测试性能的效率,加快了平台的仿真速率;在平台的内存机制设计方面,本文设计了一种基于mach的虚拟内存管理机制,这种内存管理机制在实现平台的内存合理高效的分配的时候是通过slab分配器来实现的,使仿真实验平台在运行过程中内存的分配和释放所消耗的时间更短;在进程间通信设计方面,本文设计了一种基于共享内存的通信策略,这种策略的基本原理是在内存的共享区域中把所有的寄存器进行表示,建立链表,能够方便的把各种数据信息读写到内存的共享区域当中,提高了通信速率;在进程/线程设计方面,本文提出一种双堆栈的设计模型,这种模型降低了地址空间在切换的过程中所产生的系统开销,加快了程序的运行效率,从而提高了CC-GLL仿真实验平台的性能。最后在相同测试环境下,将本文设计的测试效率程序置于μC/OS-II操作系统中,分别在本文搭建的CC-GLL仿真实验平台和Visual Studio 2010当中运行本文的测试程序,对平台的通信速率以及内存的分配和释放进行测试实验,最后对运行结果数据进行对比分析,证明了本文设计的CC-GLL仿真实验平台在运行过程中具有更高的效率。