本文讨论了具有通用指令集的高性能32位DSP---DSP3000的结构设计与实现。 文章中重点讨论了整块DSP中在此次设计与实现过程中所采用的新硬件结构。在综合分析了指令的概率分布后，文章中提出一种复用加法单元和并行数据通路的结构，使整个地址生成单元可以在3ns内高速完成整个访存操作。针对数据通路上存在的访存等待现象进行了分析。 在算术逻辑控制单元上，从整个32位数字信号处理器所需要的运算能力出发，综合设计了两阶段执行的算术逻辑部件，将DSP中最常用的乘加运算在单周期内完成。针对DSP专用指令如EXTRACT，INSERT，SHIFT等相应提出了一些新型的结构，从速度和面积上保证适合DSP的应用。 在CACHE设计中，综合分析了多种主流CACHE结构并进行了相应的命中概率分析，最终选用了两路组相联写直达的方法加以实现。在文章的最后，综合整个DSP3000的设计电路，提出并相应分析了四种时钟控制电路，结合各自的优缺点提出了一种在全局上进行功耗优化的电路实现方法，基于这一方法降低了DSP3000的平均动态功耗。