片上多核处理器体系结构因其低设计复杂度、高性能、低功耗等特性成为当今主流的处理器架构。但片上高度集成给各内核的高速并发访问带来了巨大的压力,而多核处理器结构设计的优劣直接影响系统的性能。其中CMP存储体系的设计占有极其重要的地位：CMP存储体系可缓解处理器与外存的速度差,同时对核间通信有巨大作用,其存储操作直接影响数据的安全可靠性。为了提高数据访问的并行性,为数据的存储与传输提供更快速的路径,本文提出一种面向多核的共享多通道Cache体系原型Architecture Utilizing Multi-Channel Cache,简称为AUMCC。本文对该体系进行了具体设计,主要包括共享多通道Cache的映射机制设计、存储架构的Cache一致性协议设计以及对共享多通道Cache的并发访问冲突处理机制的设计。分析了该体系在提高数据存储和传输的并行性、提高核间通信效率以及简化一致性维护的优势。然后为全相联映射的AUMCC体系(FA-AUMCC)建立层次化CPN模型,并使用CPN工具对模型进行了仿真执行,同时对模型正确性和可行性进行了验证。通过对模型的正确性和可行性的验证证明了FA-AUMCC体系的可实现性。