本文以北斗二号地面运控系统时间同步站时频分系统的建设为应用背景,结合时间同步站对时频基准的建设需求,对低相位噪声高精度相位可控的频率合成技术进行了研究,并给出了工程实现。DDS和PLL是低相位噪声频率合成的两种主要方式,本文首先对比分析了DDS和PLL频率合成器的基本原理和性能特点,重点讨论了DDS由于相位截断误差等引入的杂散特性。分析指出依靠基本DDS或者PLL结构无法满足时间同步站对时频基准低相位噪声高精度相位可控的需求。DDS频率合成器的输出相噪主要由参考时钟的相噪决定,本文第二部分重点分析了PLL频率合成器的相位噪声特性,给出了PLL的相位噪声传递模型,在此基础上分别分析了R分频、鉴相器、环路滤波器、VCO、N分频器等引入噪声对PLL输出相噪的影响,提出了有效抑制PLL输出相噪的设计方法。第三部分研究了频率合成器的相位控制技术,提出了实现PLL频率合成器相位控制的三种方法:延迟线方式、数字PLL方式和DDS方式,对比分析了三种方法的原理和特点,重点研究了DDS方式的设计实现方法,给出了消除DDS对PLL相位漂移和杂散影响及实现PLL整周期相位控制的方法。根据时间同步站对时频基准的指标要求,本文最后提出了一种低相位噪声高精度相位可控频率合成器的设计方法,讨论了最佳参数取值的确定方法,并给出了频率合成器的工程实现。实测结果表明本文设计的88MHz频率合成器相位噪声达到-128dBc/Hz@100Hz,相位控制精度达到ps量级,实现了整周期相位控制,相位漂移可以控制在0.05ns/day以内。