模数转换器(ADC)在通信、测试测量仪器、雷达、射电天文等诸多电子系统中是核心元件。随着技术的发展和进步，在很多这样的系统中，信号都达到GHz量级的带宽，例如无线通信中的超宽带技术。因此，研究2GSps高速ADC具有重要的意义和价值。　　本文首先分析了模数转换器的基本原理和各种实现结构，对其功能和相关技术指标作了详细介绍。在广泛调研国内外研究现状的基础上，对实现GSpsADC的关键技术进行了深入研究。在仔细分析各种结构的特点之后，对带有数字校正的折叠插值结构ADC进行了详细研究和设计。包括高速ADC关键电路模块和数字校正电路。　　在高速采样保持电路的研究中，本文分别基于90nmCMOS工艺和0.18μmSiGeBiCMOS工艺研究了不同工艺下高速采保的性能受限因素和设计方法。在CMOS工艺采保的研究中，提出了增加常开的伪管以抵消保持阶段输入信号馈通的影响。同时，为了使得保持阶段的电平尽可能稳定，提出了采用两级使用不同栅压自举开关的流水线结构采样保持器。仿真结果表明，这些方法可以有效地提高采样保持器电路的精度。在BiCMOS工艺采保的研究中，利用工艺特点，采用开关射极跟随结构设计、仿真和测试了一款2GSps，8bit高速采保芯片。仿真和测试结果表明，采样保持电路在2GHz时钟频率下，输入信号直到奈奎斯特频率其有效位都保持在8.3位以上。　　在高速ADC其他关键模块的研究中，本文发现了前置放大器共源共栅管亚阈值充电现象对采样保持电路保持电平的影响。改进了前置放大器的设计，使得保持阶段的电平变化小于0.SLSB，有效地提高了系统性能。在细编码电路方面，提出了四输入与门电路的方法。一方面可以起到原先三输入与门消除气泡码的作用，另一方面又可以起到锁存信号的作用。该方法的使用减少了一级D触发器阵列，有效地降低了ADC系统的面积和功耗。同时，本文对高速折叠插值ADC的其他模块也进行了深入的研究。包括折叠放大电路，级间采保电路，比较器电路，时钟缓冲电路，粗细编码同步电路等。本文还基于SMIC0.18μmCMOS工艺设计和测试了一款2GSps，6bit高速DAC芯片和一款输出电压可调的带隙基准电压源芯片，两款芯片的测试结果表明，其性能良好。　　为了保证模数转换器在高速采样工作条件下仍然具有较好的精度，本文对数字前台校正方法进行了深入研究。提出了两种前台数字校正的方法，并比较了它们的优缺点。在校正电路设计中，利用数字锁存D触发器阵列和电流结构数模转换器存储误差的办法来抵消电路正常工作时的失调。在校正时钟产生电路的设计中，本文巧妙利用了对时钟偏差不敏感的C2MOS寄存器电路。只要确保一个差分时钟对另一个时钟有较大的延时，就能确保产生的各路校正时钟不会出现交叠。同时，针对折叠信号的特点和校正中可能出现的问题，本文精心设计了受控加减计数器模块，确保了数字校正逻辑的正确。此外，本文还对校正电路的其他关键模块进行了详细分析。仿真结果表明，校正电路可以有效的消除电路的失调误差。　　在以上研究结果的基础上，本文基于90nmCMOS工艺完成了2GSps，8bit折叠插值ADC系统的设计。首先针对最影响性能的模拟预处理电路精心设计了布局和连线的方案，并在此基础上完成整体版图的布局和设计，对ADC系统进行后仿真。仿真结果表明，本设计中的高速ADC在采样时钟2GHz，输入信号为奈奎斯特频率时有效位达到7.338位，功耗为210mW。本文的研究和分析对国内GSpsADC的研究具有一定的参考价值。