随着超大规模集成电路和EDA工具的快速发展，可重用设计方法已经成为设计片上系统芯片(SoC)的首选方法，使用该方法能够在芯片设计过程中有效地节省项目开发费用、缩短工程设计周期、减少设计风险、提高产品质量。而可重用IP设计技术越来越成为IC行业关注的焦点。当前在3G/4G通信、视频图像处理、雷达信号处理等应用领域，由于处理的数据量较大、实时性与并行性的要求高，对数据快速响应处理使得处理器对异常处理和多线程机制的需求变得日益重要。本文以一款面向软基站、视频图像处理、雷达信号处理为应用目标的向量数字信号处理器（FT-Matrix）IP核的开发与研制为背景，针对FT-Matrix IP中异常处理机制与多线程机制的设计和验证展开研究，主要工作及贡献如下：1.按照FT-Matrix IP中的功能要求，给出了其异常处理机制的总体实现方案，完成了异常处理机制的硬件电路设计。该机制能够快速响应处理各类内外部异常事务请求，支持异常优先级的可配置，优先级排队，异常嵌套等处理。该异常处理机制的亮点在于能对处理的过程进行全程监控，从而有效解决了程序在调试过程中错误定位困难的问题。2.根据FT-Matrix IP体系结构的特点，提出了多线程机制的总体设计方案，通过增加小标量处理部件，实现了向量指令缓冲，并完成了相应的逻辑设计。本文设计的多线程机制不仅控制逻辑简单，而且大大提高了处理器的硬件利用率。3.通过大量的典型算法实验，对所设计的FT-Matrix IP中的多线程机制进行了性能分析评估。4.对本文的两个设计进行了多层次的功能验证，并进行了综合优化。搭建了模拟仿真验证平台，对设计进行了功能和时序验证，验证结果符合设计要求。在综合阶段，采用某公司65nm标准单元工艺库，利用Synopsys相关工具对设计进行了综合、分析和优化，最终系统时钟频率为700MHz以上。FT-Matrix IP已进行了一轮投片验证。芯片测试和试用结果表明本文所设计的异常处理机制和多线程机制功能正确，性能满足设计要求。