过采样∑-Δ A/D调制技术广泛应用于数模混合电路中,相对于其它A/D转换器,∑-Δ A/D具有抗干扰能力强,量化噪声小,分辨率高和线性度好的优点,是目前A/D转换器研究中的一个热点。 本文对两阶∑-Δ调制器的原理进行了深入的分析,并在此基础上设计了一个14bits精度,采样频率8MHz,过采样率为256的高速两阶调制器。本文第一章介绍了本课题的背景及主要工作。第二章介绍∑-Δ调制器的基本原理。第三章从噪声分配出发,推导出合理的噪声分配下,各单元模块的具体参数要求。具体包括采样电容和积分电容的最小值,开环运放直流增益及运放闭环带宽的设计要求,比较器的设计要求,开关管的设计要求等等。第四章主要讲述了具体电路实现、优化及仿真,并给出了仿真结果和结论。具体包括了运放、比较器、bandgap、开关管、两相时钟电路的电路实现,并给出了相应的仿真结果。第五章对该调制器适用的应用环境进行了探讨,并进行总结。调制器的整体电路采用上华0.6全CMOS工艺,其与DSP处理芯片相结合,广泛应用于汽车电子的马达控制等领域,采样频率低于8MHz,精度小于等于14bits的场合。