衡量ADC性能的最主要的两个指标就是转换速率与分辨率,即速度与精度。同时,这两个指标也是ADC最主要的一对矛盾。一种实现高速采样,并且能保持其高精度的重要方法就是利用时间交织(Time-interleaved)方式来构成ADC,这种结构是利用多个相对低速的ADC进行并行交替采样来实现高速的采样率,理想状态下,整体ADC的精度相当于单通道ADC的精度,这样我们就能使用多个低速高精度ADC构成时间交织ADC来实现高速高精度ADC。然而,由于工艺原因,系统各ADC通道间存在失调、增益、时钟等多种通道失配,使得系统动态性能下降。因此,需要对系统输出进行通道失配校准。论文首先对多通道时间交织ADC的工作原理进行了说明,从理论上分析了多通道时间交织ADC的失调失配、增益失配、时钟失配等非线性失配对ADC性能的影响,结合当前的研究热点,对现有的一些通道失配校准算法与方案做了介绍,分析了其优缺点。同时为了满足整体ADC功耗指标的要求,研究了低功耗流水线ADC结构。论文中研究设计了一种基于信号特征提取的盲均衡自适应时间交织误差校准算法,以及“无采保”低功耗流水线型ADC结构,最终,采用标准0.18μm 1.8V电源电压1P6M CMOS工艺完成了14位500MHz双通道时间交织型ADC设计。整体ADC采用数模混合方式实现对通道间失调、增益和时钟误差的后台实时校正,其中使用自适应信号处理技术估计出失调、增益和时钟误差,采用数字校正方式修正失调和增益误差,采用控制模拟延时线微调子ADC工作时钟相位方式,校正时钟网络误差,形成一个时钟误差校正的数模混合反馈环路以及失调、增益误差校正的纯数字反馈环路。对整个A/D转换器在模拟输入频率15MHz,采样频率500MSPS下,测试的SNR达到68dB,SFDR达到72dB,功耗小于900mW。