MIPS是世界上很流行的一种RISC处理器,它采用精简指令系统来设计芯片。和英特尔采用的复杂指令系统相比,RISC具有设计更简单、设计周期更短等优点,并可以应用更多先进的技术,开发更快的下一代处理器。MIPS处理器在嵌入式领域得到了广泛的应用,因此设计更加高效的MIPS处理器有着重要的实用价值和经济意义。本文以MIPS处理器作为研究对象,以提高处理器的性能为目标,主要实现了具有六级流水线的64位MIPS处理器。具体工作包含以下方面:第一,研究了MIPS64指令集与MIPS32指令集的兼容性问题。分析了传统的五级流水线处理器的时序瓶颈,提出六级流水线处理器的设计思路。对六级流水线处理器中的数据冲突和控制冲突的问题进行简要描述,并给出解决方案,最终基于MIPS64指令集的子集实现一个完整的六级流水线的MIPS处理器。第二,在Modelsim中使用设计好的指令序列对处理器进行功能仿真。采用Quartus II对处理器设计进行逻辑综合。处理器最终在Altera公司的DE2开发板上运行测试。经验证,该处理器设计合理、功能正确,在DE2开发板上的时钟频率可达81.7MHZ。第三,研究了cache的结构,提出了两级数据cache和指令cache的设计思路,并对cache的工作原理和状态转换进行了详细论述。