随着半导体工艺进入纳米时代，单芯片上集成数十亿支晶体管已经成为现实，从2015年开始的两年内，集成电路的工艺尺寸有望缩小到10nm。集成电路制作工艺的飞速发展推动了“片上系统”(System-on-Chip，SoC)从多核到众核(100-1000)、从总线到网络、从集中式存储到分布式存储、从二维到三维方向上的发展，片上多核间的复杂通信使得基于总线的传统片上通信结构成为主要的性能瓶颈。为了适应通信复杂度的需求，片上网络(Network-on-Chip，NoC)已经成为当前片上多核间标准的通信架构。面向不同的业务需求，NoC应提供不同的性能保证，比如：像电子邮件、文件传输等弹性业务需要系统提供足够的通信带宽，采取尽力服务的方式，提高网络资源的利用率，改善网络的平均性能；而对那些诸如多媒体业务等对时间敏感度高的刚性需求，则需要NoC提供确定性的端到端的延时保证。本文在保证网络服务质量(Quality of Service，QoS)的基础上，建立网络模型，评价网络通信延时，并采取相关技术，优化网络性能。主要针对以下四方面展开研究：第一，在以往的片上网络性能评价中，经常假设存储器在网络节点中均匀分布，且读取响应具有固定延时，没有考虑网络节点访问片外存储器的情况，导致访存执行过程过于简单，得到的评价结果过于乐观，不能准确反映网络中存贮器访问的真实情况。文中选用Open Core Protocol-International Partnership(OCP-IP)工作组的DRAM模型，采用C++和SystemC语言实现模型配置与接口，修改片上网络仿真平台Noxim，使其能够访问片外存储器，并运行SPLASH-2测试标准，获得真实有价值的片上网络访存延时数据。第二，在多核甚至众核系统中，处于不同路由节点的存储器读写延时，在整个网络延时中占有相当比重。本文将访存延时作为一项重要参数，对片上网络访存延时均衡性展开研究，建立片上网络往返访存延时预测模型，提出基于总延时预测的访存报文仲裁技术。首先，依据访存报文后续路径的拥塞信息预测访存报文未来等待延时，并计算出总延时。其次，基于预测的总延时对竞争同一链路的访存报文进行仲裁。本文在2D-mesh片上网络路由器中，对该技术进行了设计和实现，并对访存延时做了优化，有效地减小了片上访存的延时，获得了更好的访存延时均衡性，提升了系统性能。第三，减小系统的平均延时，对某些弹性业务的性能有一定程度的改善，但是对于一些实时性要求比较高的刚性业务，比如多媒体应用技术，如果网络服务不能保证视频流的最大延时，会导致某一点上视频播放效果急剧恶化，影响视频输出的整体质量，在这种情况下，应确保视频流端到端的有效传输。本文以网络演算为依据，首先分析片上网络GPS节点输入数据流的特征，建立紧致的到达曲线，然后根据网络的繁忙周期，分析每条数据流在不同时间段的积压，最后得到分段线性的GPS节点的准确服务曲线。与传统的GPS节点近似服务曲线相比，文中推导的服务曲线更紧致，服务性能更强，确保了数据流端到端的QoS。第四，建立片上网络流量控制演算模型，评价网络性能。通过在路由节点添加流量控制器，实现传输路径上相邻的下游节点到当前节点的反馈机制，根据反馈信息，控制注入到网络中的数据量，从而降低网络拥塞，减小网络竞争。借助网络演算中的到达曲线和节点路由器的服务曲线，分析网络中的延时和积压，推导片上最优缓冲区大小。综上所述，本文面向不同业务，在确保网络QoS的前提下，构建片上网络通信模型，分析其延时函数，评价并优化系统的性能。