模拟集成电路自动优化可分为基于仿真和基于性能方程的两种技术。基于仿真的方法利用SPICE系列的电路仿真器在每个迭代点上对电路进行仿真，故其具有设计精度高的优点。但由于每次迭代都需要调用仿真器，要耗费大量的CPU时间，此外，此方法无法为设计者提供直观的性能方程。基于性能方程的方法根据一组电路性能方程，在每个迭代点上计算这组性能方程的值，因此其具有速度快的优点；但在性能方程获取时会对器件模型、电路模型以及方程进行一些简化操作，使得电路的性能方程精度不够高，故基于性能方程的方法存在着设计精度较差的缺点。基于上述原因，本文将重点研究基于性能方程的自动优化技术，在保持自身优势的同时，能有效地提高设计精度。 基于性能方程的自动优化技术主要由自动建模和性能寻优两个部分组成，本文在这两个层面上展开研究工作：(1)采用行列式冗余量消除算法，减少导纳矩阵中元素的数目，从而减少电路性能方程的项数，提高方程的致密度，在保持性能方程精度的同时，有效地减少寻优时间，提高优化设计的效率。(2)在基于时间—常数矩阵的零极点提取技术基础上，提出了增益—零/极点分离的逼近技术，在减少电路性能符号性能方程复杂度的同时，保持较高的模型精度。接着针对性能寻优，提出了基于小生境的自适应遗传算法，旨在增强算法的全局搜索能力和收敛速度，并通过一系列的测试函数实验来验证改进算法的有效性，从而解决模拟电路的性能寻优中的早熟和收敛问题。最后，在上述工作的基础上，将自动符号建模和遗传寻优技术编程为工具包，形成了采用符号性能方程评估电路性能、以改进遗传算法作为搜索算法的自动优化解决方案。 本文采用上述技术优化设计了增益增强型运放和带隙基准电压源。仿真结果表明：基于0.18μmCMOS工艺，运放的开环增益、单位增益带宽积、相位裕度和0.2％建立时间经优化设计后，与优化前相比，分别提高了：1.11％(91dB)、6.7％(1.75GHz)、1.23％(57.5°)和15.3％(1.27ns)。在0.25 μm CMOS工艺下，基准电压源经过优化设计后，其电源抑制比的仿真结果为：-99.4(低频)和-38.9dB(高频)，在流片后，其电源抑制比的测试结果为：-87.62和-40.3dB，从而能较好地满足系统要求。