移动数据的快速增长和智能手机的普及,为克服全球带宽短缺带来前所未有的挑战。毫米波技术被广泛认为是能够继续满足消费者对增加无线数据容量需求的关键技术之一。具有国际通用性的免执照60 GHz频段,比现有Wi-Fi产品使用的2.4 GHz和5 GHz频段具有更多的频谱,为建立高速率短距离无线通信链路提供了巨大潜力。尽管60 GHz频段带宽很大,但由于氧气吸收造成的信号衰减,特别是如果选择CMOS技术来实现完全集成的60 GHz无线系统,功率放大器（Power Amplifier,PA）的设计是60 GHz无线收发器开发中的主要挑战。虽然与高速复合半导体技术相比,CMOS具有更高的集成度和更低的制造成本,但低电源和击穿电压以及MOSFET接近频率的操作使得功率放大器的设计极具挑战性。因此,设计满足毫米波系统需求的PA具有重要意义。在此背景下,本论文主要完成对60 GHz频段CMOS PA的研究与设计。本文针对CMOS工艺下毫米波电路设计的挑战,进行了较为深入的调研并探讨了毫米波电路设计的方法。以实现可应用于60 GHz无线个域网（WPAN）的功率放大器为研究目标,基于SMIC 90nm RF_CMOS工艺设计了单端与差分两款功率放大器。对于可工作在60 GHz的单端功率放大器,采用均工作在A类的三级级联结构,输入级采用具有自适应偏置的共源共栅（Cascode）结构实现,以提高增益,改善反向隔离度。后两级以共源（Common source,CS）结构实现,以满足输出功率和线性度要求。采用HFSS建模获得小感值片上螺旋电感用于匹配设计,并通过简化匹配网络以减少电路损耗实现高效率。仿真结果表明,工作在1.2V电压下,60 GHz处功率增益为16.2dB,1dB压缩点处的输出功率为8.2dBm,饱和输出功率为11.4dBm,峰值功率附加效率为15.3%,直流功耗为70mW。对于60 GHz的差分功率放大器,利用可获得较大输出功率的A类CS伪差分结构进行设计实现,为了消除CS结构栅-源寄生电容C_GD对电路带来的负面影响,采用交叉耦合电容中和技术用以抵消由于寄生电容C_GD所导致较差的反向隔离度、稳定性和低增益的问题,从而达到改善电路性能的目的。仿真结果表明,工作在1.2V电压下,差分功率放大器在60 GHz处实现了17.0dB的功率增益,反向隔离优于-50dB,输出1dB压缩点功率为10.2dBm,饱和输出功率为14.4dBm,PAE峰值9.1%,耗电量103mW。后仿真得到功率增益9.56dB,Psat为10.0dBm,峰值PAE为6.0%。