随着智能化电子设备的普及,人类社会发展迎来继互联网之后的又一次资讯技术革命浪潮—物联网。物联网使得信息交换越来越便捷,但其复杂多样的使用环境使得其设备安全性变得相当脆弱。物理不可克隆函数(Physical Unclonable Function,PUF)利用制造过程中随机产生的工艺偏差来生成加密原语成为一种有效的防护手段。由于PUF越过将密钥存储于存储器的这一环节,系统安全系数大大提升。现场可编程门阵列(Field-programmable gate array,FPGA)器件因其具有加密的位流、多个密钥存储单元、安全的闪存、防篡改功能以及可以实现PUF电路等优势,成为保护用户可访问联网硬件产品必不可少的重要组成部分。由于PUF响应的稳定性易受温度、电压或器件老化的影响而导致不可靠,本文主要围绕基于FPGA的SR Latch PUF的可靠性提升展开研究:(1)随着FPGA的广泛应用,其本身的硬件安全问题应该予以重视,而SR Latch PUF结构简单、资源开销低、在FPGA上实现方便,因此成为本文的研究重点。(2)提出一种微弱延时调整的策略,通过对PUF电路输出不稳定原理进行分析,并根据集成电路中的延时模型,利用扇出负载的插入来模拟外界噪声对PUF电路延时的影响,延时的改变通过扇出负载的个数来调整。(3)将PUF电路映射到经过实验筛选得到的定义为可靠的片(Slice)上,在模拟实验条件下未检测到输出不稳定位,可靠性达到100%。并且,该PUF电路的结构设计紧凑,仅需一个Slice就能完成实验,资源开销极小,在轻量级、资源受限平台具有很高的实际应用价值。