作为线阵图像传感器的一种，时间延时积分（Time-Delay-Integration，TDI）图像传感器通过对相同物体多次曝光并将结果累加，可以大幅提高图像的信噪比。目前TDI图像传感器技术主要应用电荷耦合器件（Charge-Coupled-Device，CCD）实现，但是CMOS图像传感器（CMOS Image Sensor，CIS）集成度高、功耗低、抗辐照能力强，这些特性使得TDI型CMOS图像传感器正成为研究和应用的热点。数字域累加TDI型CMOS图像传感器先将像素输出的模拟信号通过模数转换器（Analog to Digital Converter，ADC）转换为数字信号，然后通过数字累加器进行累加并得到最终输出。因此最终图像传感器的成像质量很大程度上由ADC的性能决定。本课题数字域TDI图像传感器读出电路中采用列并行循环（Cyclic）模数转换器，以获取较快的转换速度。但在实际情况下由于电容失配、有限运放增益等非理想因素的影响，会导致Cyclic ADC精度减小，从而使图像传感器最终生成的图像质量下降。本文通过对TDI图像传感器的工作原理、成像方式、以及累加方案进行分析，确定了数字域累加TDI-CMOS图像传感器的芯片架构。然后设计了一种用于TDI-CMOS图像传感器芯片中的冗余位（Redundant Signed Digit，RSD）编码Cyclic ADC，并进行了版图设计与后仿真验证。在对传统Cyclic ADC结构中的误差源进行分析的基础上，针对其中的增益误差，分别通过多次电荷转移以及数字校准原理，从模拟与数字两个方向提出对增益误差的修正方法，并对两种方法进行了电路实现。在GSMC0.18μm标准CMOS工艺下对三种Cyclic ADC进行了仿真验证，仿真结果表明TDI图像传感器中列并行Cyclic ADC有效位为8.92-bit，在500KS/s采样率下功耗为0.37mW。同时，两种优化方法均能够有效减小Cyclic ADC中增益误差的影响。