论文部分内容阅读
随着半导体工艺的发展,逐次逼近模拟数字转换器的速度得到提高,同时逐次逼近模拟数字转换器以其高能量效率在高速和高精度的模拟数字转换器中替代流水线模拟数字转换器获得越来越多的青睐。电容不匹配、数字模拟转换器建立的不完全是制约逐次逼近模拟数字转换器线性度和速度最主要的因素。基于CSMC 0.18μm 1.8 V电源电压的CMOS混合信号工艺,本论文完成了一款基于双输入开关内置运放的10-bit 50Msample/s流水线模拟数字转换的电路设计、版图布局、仿真测试以及芯片测试等工作。该流水线模拟数字转换器的输入信号设计指标为：输入信号共模电平950mV,输入信号范围-900mV至900mV。芯片测试结果显示,本论文设计的10-bit 50Msample/s流水线模拟数字转换器有效位可以达到7.6-bit,无杂散动态范围可以达到52.2dB,信噪比可以达到47.3dB。本文还着重从理论分析到具体的电路设计这两个方面研究了低功耗逐次逼近模拟数字转换器的设计：(1)为了降低电容阵列总电容,对merged capacitor switching(MCS)算法做了改进,改进后的DAC最低位的单位电容的底极板电平需要根据前一位的量化结果进行切换,不再保持连接参考电平。相比较于传统MCS算法,改进型MCS算法的功耗和电容值分别有50%和70%的减少。(2)为了更好地呈现改进型MCS算法的功耗优势,给出了采用改进型MCS算法的3-bit SARADC的开关功耗的详细计算过程。(3)为了提高逐次逼近模拟数字转换器的采样速率,对detect-and-skip(DAS)算法进行了优化。改进型DAS算法中,粗量化逐次逼近模拟数字转换器每量化完成一位,细量化逐次逼近模拟数字转换器的相应位的电容底极板电平就立刻进行切换。(4)详细分析了采样开关噪声和电容不匹配对电路的影响,并对单位电容的取值进行了详细的分析和计算。相比较于基于传统MCS算法构建的逐次逼近模拟数字转换器,基于改进型MCS算法和改进型DAS算法构建的逐次逼近模拟数字转换器功耗和电容值分别降低80.585%和47.6%。基于SMIC 0.18μm 1 P6M CMOS混合信号工艺设计了一款采用改进型MCS算法和改进型DAS算法的10-bit精度50MHz采样率低功耗逐次逼近模拟数字转换器。在1.8 V电源电压下,输入模拟信号的共模电压900mV,输入模拟信号范围-1.6V至1.6V。