随着微电子技术的飞速发展,集成电路的设计技术和制造工艺的更新周期越来越短,电路的逻辑参数(时延、功耗、建立时间、保持时间等)也必须随工艺的不断进步而不断更新。逻辑参数提取和建模需要大量的人力和物力,而且也需要较长的时间周期,不利于及时跟上市场的要求。集成电路设计者往往根据芯片的逻辑参数来分析电路的性能,所以逻辑参数提取显得非常重要。目前,逻辑参数的更新工作大都是半自动的,需要人工设计提取各种逻辑参数的Spice激励波形,这不但费时费力而且容易引入人为的误差或错误,从而直接影响提取的逻辑参数的准确性。 本文在研究国内外相关研究成果的基础上,系统的讨论了如何快速精确地完成深亚微米工艺条件下单元和存储器逻辑参数提取及建模工作。实现了标准单元逻辑参数提取和建模的整个流程,研制了一个完整的自动化建库工具;对存储器逻辑参数提取进行了深入的研究,完成了存储器参数提取激励波形自动生成及存储器电路简化等工作。 在分析单元和存储器电路功能的基础上,不考虑实际的电路负载和实际的输入斜率,从逻辑上给出各逻辑参数提取对应的激励波形,自动生成正确而又简练完备的激励波形,不仅避免了人工设计激励波形带来的误差,而且可以加快逻辑参数提取速度。 由于存储器电路规模宏大,如果不简化其电路几乎不可能完成逻辑参数的提取。在分析存储器工作原理和电路结构特征的基础上,根据存储器在给定的一组输入激励波形时,只有部分电路是活动的和电路结构非常规整的特点,提出一种新的存储器电路简化方法。该方法通过判断存储单元是否为不活动存储单元和电路中晶体管的逻辑状态是否发生变化来简化电路。实验结果表明该方法能适当地去掉部分不活动存储单元和逻辑状态没有发生变化的晶体管,同时很好地保持电路的功能特性和电气特性。简要介绍了存储器互连线RC/RCL网络约简的一些方法。提出一种存储器活动子电路提取方法。该方法利用存储器的工作特性和