随着芯片集成度的不断增加，单片上集成的IP核越来越多，芯片的时钟信号分配和功耗控制的难度越来越大。为了解决这个难题，全局异步局部同步（GALS）的设计思想被提出并逐步发展起来：芯片上既可集成同步电路模块，又可集成异步电路模块，允许芯片上的每个IP核拥有自己的工作频率，芯片之间应用通信接口等进行异步通信。全局异步局部同步的思想使得设计能集合异步和同步的优点而逐渐成为设计高速、低功耗大规模集成电路多核片上系统，尤其是片上网络芯片的有效方法。在全局异步局部同步系统中，IP核之间的通信接口是影响芯片性能的主要因素，也是目前研究的重点和难点。本文着重对这一问题进行了研究，所取得的主要研究成果如下：1.通过对异步电路已有的知识进行研究，在Cadence平台下，以工艺库SMIC18μm为基础，组建了异步电路门单元库，并用几种常用异步电路协议实现了异步设计中的准延时无关电路模块。2.针对传统片上系统设计同步时钟引起的功耗大、IP核可重用性差等缺点，提出一种可用于多核片上系统和片上网络的快速延时无关同、异步转换接口电路。接口由采用门限门的环形FIFO实现，去除了同步时钟，实现了数据从同步时钟模块到异步模块的高速传输，支持多种数据传输协议并保证数据在传输中延时无关。3.以提出的环形FIFO运行协议和相应的高可重用性的FIFO体系结构为基础，完成了异步模块到同步模块之间的通信转换接口设计。此接口可在支持多种数据传输协议的前提下，保证数据从异步时钟模块到同步时钟模块的高速延时无关传输，同时在传输能耗方面具有一定优势。4.对不同时钟域间的通信接口进行了研究。将异步的握手思想应用到同步电路设计当中，以环形FIFO体系结构为基础，设计出具有―等待时间无关‖特性的不同时钟域间通信转换接口。并将保证通信质量的双轨编码方法应用到通信接口的传输通道当中，使接口能够以串并结合的方式稳定的传输数据，符合多核片上系统接口高速、低功耗和强鲁棒性的设计要求。5.对异步电路传输协议进行了研究。提出了一种新的异步电路传输协议，称为具有内部握手的数据绑定协议（inner-handshake bundled data protocol）。与之对应的电路继承了捆绑协议的优点，同时拥有准延时无关的特性。并且这种设计协议放宽了数据捆绑协议的时序约束，使得设计者不再需花精力使数据通道和传输控制之间达成严格的延时匹配。应用这种协议设计出了异步电路协议转换接口，仿真结果表明，接口在速度、功耗、面积和鲁棒性方面拥有一定的优势，可证明所提出的设计协议具有优越性。上述研究成果对于高性能片上系统的设计将起到重要的基础作用。