卫星电子技术在获取空间优势中的作用日益突出。大规模现场可编程集成电路FPGA的快速发展，使得将复杂的星载处理系统集成在一个芯片上成为可能。但是，电路功能越复杂，越容易发生单粒子事件。因此，研究提高FPGA抗单粒子翻转(SingleEvent Upsets，SEU)能力的新方法是一个极具挑战性的课题。目前国外很多机构都对FPGA进行了一些辐射测试来分析确定哪些部分是SEU敏感区域，从而确定需采取的加固措施。而国内辐射模拟实验进行的较少，再加上国外技术的封锁，对高端FPGA的SEU测试方法的研究还处于探索阶段。　　 本文将以抗辐射敏感度测试系统平台的研制为目标，以Xilinx公司的Virtex II Pro系列XC2VP50的芯片作为被测试单元，重点研究高端大容量FPGA辐射测试方法，故障注入与分析方法以及其抗辐射加固方法。本文的主要贡献如下：　　 1、调研了目前Xilinx商用FPGA的发展及其在航天领域的情况以及国内外在高端FPGA辐射加固方面的研究。分析了SEU效应在FPGA中的产生机理，给出了辐射测试系统的设计目标，并分析了在设计中所用到的容错技术。　　 2、提出了高端FPGA的抗辐射测试方法，该方法能够对FPGA进行静态和动态测试。给出了辐射测试系统的各个模块设计的具体技术路线，研制出抗辐射敏感度测试系统平台，并调试成功。本测试方法具有通用性，对高端和非高端FPGA的抗辐射测试都具有指导意义。　　 3、通过手动布局布线对Virtex II Pro系列XC2VP50芯片的底层结构和配置数据位流之间的映射进行了分析和验证。在此基础上对辐射测试系统进行故障注入分析验证，并能对错误进行准确定位，从功能上验证了辐射测试系统的正确性。　　 4、在上述辐射测试平台研制的基础上，总结了FPGA抗辐射加固设计技术，并针对本文所用芯片提出了动态重构的方法。