论文部分内容阅读
随着 CMOS图像传感器单位面积分辨率的提高,像元尺寸与间距在不断地缩小,这会导致两个严重的问题:像元的量子效率下降以及像元之间的串扰增加。针对这些问题,本文研究了影响量子效率和串扰的因素,并对像元结构进行了设计与优化。主要研究内容和成果如下:1.为提高像元的量子效率,研究了一种应用于像元的“台阶型”PPD(钳位光电二极管)结构。该结构首先利用磷在传统PPD的N埋层正下方形成了轻掺杂的N2埋层,使N埋层得到扩展,有助于提高像元的量子效率和满阱容量;然后在PPD 与传输管相接的位置插入一个高浓度的N3埋层,以消除N埋层纵向扩展引起的电荷转移效率下降的问题。仿真结果表明:相比传统像元结构,“台阶型”PPD像元结构可以在在不降低其电荷转移效率的条件下,使其满阱容量从1208e-增长至4097e-,提高了 239.16%;在入射光波长为420nm、560nm、780nm以及900nm时,使量子效率分别提升了1.1%、1.8%、5.6%和11.2%。2.为降低像元之间的串扰,研究了外延层厚度和衬底浓度对量子效率和串扰特性影响的研究。仿真结果表明,当外延层厚度大于5μm,量子效率随外延层厚度的减小而增大,串扰随外延层厚度的减小时降低;当外延层厚度小于 5μm,量子效率和串扰均随外延层厚度的减小而降低。当初底浓度从1.0×1014cm-3增长至1.0×1017cm-3时,像元的量子效率明显增强,像元之间的串扰明显下降。但是当衬底浓度大于1.0×1016cm-3时,对量子效率增益的提升可以忽略,且串扰的下降趋势随着衬底浓度的增大而减弱。最终确定了外延层厚度为5μm,衬底浓度为1.0×1016cm-3。相比优化前,在入射光波长为700nm时,量子效率提升了 6.53%,串扰降低了31.47%。3.最后结合0.11μm CMOS图像传感器前照制造工艺,详述了“台阶型”PPD像元的主要结构和工艺流程。并且通过工艺仿真实现了“台阶型”PPD像元结构,说明了“台阶型”PPD像元的可实现性。