论文部分内容阅读
随着第三代移动通信(3G)技术的快速发展,在通信终端产品和消费类电子产品巨大需求的推动下,应用于其中的中等精度(10至12位)中等速度(数十兆赫兹)流水线模数转换器成为了国内外的研究热点。同时,模数转换器作为重要的模数混合信号接口模块嵌入到片上系统(SoC)上已是大势所趋,需要兼容数字集成电路工艺,并适应其低电源电压。此外,为了适应移动产品需求,低功耗已经成为模数转换器设计的核心,与传统的速度和精度等指标同等重要。在众多模数转换器的结构中,流水线结构是使用较为广泛的一种结构。本论文首先介绍了流水线模数转换器的原理和结构,分析了各种影响流水线模数转换器性能的非理想因素；接着研究了低功耗模数转换器设计的特有问题以及技术,最后完成了一个10比特1.2V电源电压70兆赫兹采样频率的流水线模数转换器的设计。该模数转换器采用无采样保持、三级2.5比特运放共享、三级1.5比特运放共享和最后一级1比特全并行的混合结构实现。降低功耗主要通过新型运放共享结构来尽可能减少运放的个数,以及电容逐级缩减,高性能低功耗运放,压摆率增强电路等技术来实现。为了保证采样高于奈奎斯特频率的输入信号情况下的线性度,并减小孔径误差,前端电路采用了RC时间常数匹配的采样网络和相应的控制时序。在1.2V的低电源电压下,为了实现高速和必要的精度,运算放大器也经过了特别的优化,采用了两级的形式,第一级为折叠共源共栅结构,第二级为开关电容的Class-AB结构,大幅度削减了功耗。此外,针对流水线级环路建立性能和噪声性能也做了特别优化,并提出了实用的优化方法。该模数转换器芯片采用SMIC的0.13μm1P8M mixed-signal CMOS工艺实现,有效面积为1.2x0.7mm2。在SS工艺corner下,温度为25度,输入信号奈奎斯特频率时,70MHz采样时钟频率ADC的动态仿真结果为信噪失真比(SNDR)为60.4dB@33.63MHz,无杂散动态范围(SFDR)为71.2dB@33.63MHz,核心功耗为10mW。当该模数转换器欠采样时,SNDR为59.7dB@71.64MHz, SFDR为71.6dB@71.64MHz.