随着移动通信、多媒体等技术的发展，人们对处理器运算能力的需求却越来越大，由于处理器频率的提升已经变得越来越困难，提高处理器并行度成了提高处理器运算能力的新突破口。开发片上多线程(Chip Multi-Threading，CMT)或者片上多处理(Chip Multi-processing，CMP)的处理器成为后摩尔时代处理器研发的必然趋势。　　 基于对多核处理器的概述，发展现状，市场供求调查和自身科研能力的综合考虑，针对目前较为传统的基于总线结构的多核处理器在进行存储器访问时受到的带宽限制，以及共享存储器的空间利用效率不高的情况，本论文设计一款基于共享存储器动态可配置的四核DSP，在执行不同的任务时最大限度的利用共享存储器有限的空间，同时实现四核与存储器间数据的高速交换。　　 在同芯II型DSP的基础上，我们设计了一款四核DSP系统。本论文主要完成了以下几个方面的工作：动态可分配共享存储器结构以及相应地址转换电路的设计；多核DSP及AHB访问内部共享单端口SRAM的高速交换总线设计；双端口SRAM的高速交换单元及双体交叉访问设计；基于信号灯的快速同步设计。　　 本文首先分析了抽象硬件架构的处理器通信方式，针对传统的共享存储器结构，创新性的提出一种动态可分配的共享存储器结构，通过地址转换，对于不同的应用程序，为每个DSP分配不同的共享存储器空间，极大的提高了存储器的空间利用率，有效地节省了面积。同时，基于动态可分配共享存储器结构，为了优化系统的工作效率，本文描述了将共享内部数据存储器的一部分设计为双端口SRAM，用以支持双体交叉操作的思想。此外，还分别针对单端口和双端口SRAM设计了稳定的高速交换总线，有效地解决了多个DSP及AHB并发访问共享存储单元时发生的冲突，并使用充分的测试向量对所设计的高速总线进行了功能仿真，确保高速总线的冲突处理机制覆盖尽可能多的情况。最后，研究了存储器一致性模型，并为四核DSP系统设计了基于信号灯的快速同步机制。