论文部分内容阅读
图像旋转作为最基本的数字图像处理方法之一,几乎在图像处理的各个方面都有涉及,如用于日常生活中的数码照片处理、用于军事国防领域的电子稳像等。在电子稳像和目标跟踪等应用领域不仅会涉及到图像旋转,而且对图像旋转还有着速度和精度方面的严格要求。本文在分析研究了多种图像旋转算法及其硬件实现结构的基础上,提出了一种实现三步平移双三次插值算法的流水线图像旋转ASIC架构,并完成了算法仿真、体系结构设计、RTL代码设计与功能仿真、FPGA原型验证、逻辑综合与时序分析、可测性设计、版图设计及验证,最后完成流片。与三步平移算法传统硬件实现结构相比,该架构有效缩短了处理时间,大大减少了片上存储器的容量。同时,为了评估架构中因有限字长效应而导致的定点误差,还运用Matlab的定点工具箱完成了架构的定点仿真和误差分析,得出了(三角函数-小数平移量-插值核)17-12-13的优化定点架构。在模块设计阶段,为了缓解外部DSP的工作负荷,为输入异步FIFO提供了可编程的水位。输出接口除了能工作在读写使能信号控制写操作模式下外,还能工作在适用于高速场合的RapidWrite模式。另外,提出了一种适用于内嵌存储器的流水线暂停模型,很好地解决了ASIC暂停时存储器输出数据保持的问题。同时,采用了灵活的容错机制提高ASIC运行的稳定性。最后结合ASIC对片外异步双口SRAM的非独享要求,还实现了片外存储器的共享,最大限度地节约系统开发成本。本芯片可处理的最大图像为690×512(列×行),旋转角度范围-45.0°~+45.0°,角度分辨率0.1°。输入图像位宽为16,在定标系数为Q8(小数点位于16位整型数的第8位)时最大误差低于0.1个灰度等级,平均误差低于0.01个灰度等级。当ASIC核心工作频率为100MHz时,对一幅690×512的图像旋转+45.0°,处理时间约为4.73ms,可满足大多数图像处理系统的性能要求。采用SMIC 0.18um 1P6M 1.8/3.3V CMOS工艺流片,时钟频率可达111MHz,等效逻辑门500K,片上集成44Kbytes RAM,核心功耗约31mW,芯片面积为2.9mm×3.2mm。