如今，大规模集成电路发展已成为现代电路设计的趋势，同时这些发展也给电路设计带来了很大的挑战，特别是设计成本及设计时间的大幅度增加，因此迫使我们不得不考虑如何在设计阶段能够更加有效地提高设计效率。一般来说，大多数的模拟电路或者混合电路的仿真，我们都可以采用Spice、Cadence等仿真工具，而这些也已经被证明是非常有用的电路分析软件。但是随着电路规模及复杂度的不断增加，这些仿真工具也呈现很大的局限性，因为这些仿真工具在晶体管级的仿真需要耗费大量的时间，从而不可避免地导致了设计效率的降低和时间成本的增加。为此研究人员采用数字集成电路层次式设计的思想，提出建立行为级模型，进行行为级仿真来缩短时间，而这也已经被证明是一种非常有效的方法。本文主要内容是对流水线ADC的进行行为级建模与仿真。首先通过了解流水线ADC的组成结构，对流水线ADC的基本组成单元：采样保持电路（S/H）、子ADC电路、MDAC电路和数字校正电路等进行分析，在了解各个组成单元的基本原理后，对其中起关键作用的单元进行建模。在采样保持电路和MDAC电路中，运算放大器是其中最基本也是最重要的组成单元，因此运放模型的精度很大程度上决定了整个ADC行为仿真的精度。而对于子ADC电路来说，比较器是其中关键电路，这里采用的是高速比较器即预放大锁存比较器，其中预放大器也相当于一个开环的运放，然后分别对预放大电路和锁存器电路进行建模。对于数字电路如数字校正电路，由于数字电路的抗干扰能力强的优点，我们就用理想模型来替代。最后分别通过实际电路与建立的模型进行比较来验证建立模型的正确性。仿真结果表明建立的模型能较好地反映电路的特性。由于模型在仿真时所需的时间比原来晶体管级仿真的时间大大缩短，因此在设计电路时能够提供更高的工作效率。通过建立较精确的模型，能够为后续电路设计提供很大的帮助。本文提出的模型能较好地反映电路工作情况，因此对流水线ADC设计具有重要的意义。