论文部分内容阅读
近年来RFID相关产品广泛应用于自动识别领域,其中低频和高频频段的RFID技术已相当成熟,但其识别距离较近,一般只有几厘米,适用于近距离接触式自动识别系统。UHF频段的RFID系统识别距离可达数米,极大地丰富了其应用场景,比如应用于物流领域,实现物品跟踪和管理。作为RFID系统中的核心部分,读写器芯片包含射频电路,模拟基带电路和数字基带电路等,目前市场上成熟的产品不多,主要被几家国外企业垄断,国内尚无性能优异的产品,很多企业和高校也相继投入到UHF RFID读写器芯片的研究中。本文基于ISO 18000-6C协议,设计实现了读写器芯片接收链路数字基带电路,所做主要工作如下:1.参考对比商用UHF RFID读写器芯片和某些高校的研究设计,按照协议要求,制定了接收链路数字基带电路的设计指标,完成电路的架构设计。2.对结构中各个模块进行了详尽的理论分析,并用MATLAB对关键模块作了仿真验证。3.用硬件描述语言VHDL编码实现所有模块,在Modelsim上进行了行为仿真验证。4.在FPGA平台上验证所设计的电路,数字基带电路接上射频前端能和标签进行无线通信。5.在TSMC 0.18μm工艺下,对VHDL描述的电路进行了网表综合,根据时序要求进行了静态时序分析,对网表作了仿真验证。在Encounter中实现版图设计,并提取寄生参数作静态时序分析和后仿真。基于本设计方案的读写器芯片数字基带接收链路,相比只能处理单速率信号的设计,在增加少量资源消耗的情况下,能接收标签返回的BLF在40kHz到640kHz范围内的信号。针对标签返回信号存在速率偏差的问题,码元同步方案采用了全数字锁相环结构,相比相关器阵列结构,能节省大量硬件资源。