论文部分内容阅读
本文以变频控制芯片的研发为项目背景,提出了基于OR1200内核的SOC芯片系统级设计方案,旨在缩短整个SOC芯片的设计与验证周期,降低企业前期的设计投入。本设计一方面完成了SOC芯片系统架构设计,对该芯片的核心模块进行设计和验证,另一方面搭建了该芯片的FPGA快速原型验证平台,完成了对该芯片的原型验证及设计优化。首先,作者介绍了软硬件协同验证技术的发展状况与优点,在此基础上提出了基于FPGA的系统原型验证的设计流程,实现了从SOC到Altera FPGA的移植,并且详细介绍了Altera Cyclone II FPGA的架构与片上资源。接着,提出了SOC芯片的系统架构设计方案,包括：OR1200微处理器、Wishbone总线设计规范以及SOC芯片的片上资源,同时提出了SOC芯片的地址分配方案。然后,根据设计要求完成了主要模块的设计工作,即Wishbone总线IP核和UART IP核,并且对其进行了仿真验证。最后,根据FPGA原型验证流程,搭建了该SOC芯片的原型系统的验证平台,完成了硬件设计优化和软件设计环境的搭建两个方面的工作,并在此基础上完成了SOC系统基本的FPGA系统原型验证。通过验证表明所设计的SOC系统完全满足设计规范的要求。本课题主要完成基于FPGA快速原型平台的设计与实现,构建以OR1200微处理器为核心,包含软硬件平台的嵌入式SOC系统。硬件系统以开源32位RISC核及Wishbone,总线为主干,将仿真验证过的模块逐个加入到OR1200嵌入式系统中。然后在FPGA上进行验证。软件部分包括交叉编译环境的建立,经交叉编译工具最后生成可执行程序下载到内存中。最后在Altera的DE2开发板上验证系统能否稳定运行。本文的主要贡献为提出了基于OR1200的SOC芯片的设计方案,完成了Wishbone总线IP模块和UART IP模块等电路模块的设计；搭建了该芯片的FPGA快速原型验证平台；作者较好地解决了设计中涉及到的诸多技术难点,如：Wishbone总线和UART IP模块的RTL设计；芯片的FPGA移植；OR1200处理器的FPGA设计优化等。