数据链是链接信息化战场上多种作战平台,是用来传输和处理战术信息的数据通信链路系统。数据链在现代通信系统中扮演的角色越来越重要,并且得到了快速发展。目前数据链研究内容包括高速率信息传输、低时延、大容量、抗干扰和高保密性等特性。论文以现有战术数据链技术作为参考,对低速率毫米波通信数字链路的物理层技术展开研究。在分析了低速率毫米波通信数据链路的整体设计目标的基础上,设计了带宽为1MHz、最长通信距离为220km、误比特率低于10-6和通信速率支持500bps的通信链路物理层传输方案。物理层设计重点主要包括以下两个方面。第一,针对上下变频模块中受限于FPGA Field-Programmable Gate Ar(ray,现场可编程门阵列)时钟频率的问题,提出了一种多相数字滤波的实现方法。在FPGA时钟频率为250MHz的条件下,通过多相的方式实现数字信号从300Msps采样速率内插到2.4Gsps采样速率(抽取时则正好反过来)。第二,在载波同步模块设计时,通过对基于快速傅里叶变换的频偏估计和锁相环载波同步这两种方案分别进行仿真。结果表明,本方案在AWGN信道下、信噪比为-16dB、多普勒频移为90kHz情况下,锁相环载波同步方案的误比特率达到需求指标,而基于快速傅里叶变换的频偏估计方案则达不到误比特率指标。在完成低速率毫米波通信数据链路的方案实现后,进行了场地测试,包括误比特率测试、锁相环载波同步误差测试,利用测试结果来验证设计方案的可行性。