随着无线通信系统及便携式视频影像设备的快速增长,对于低功率及高转换速度的集成电路有着不可或缺的需求。而模数转换器在这些应用中扮演了重要的角色,为了满足这些需求,模数转换器(ADC)也要朝着具有高转换速度、低功耗的目标迈进。而在许多种类的CMOS模数转换器结构中,以流水线结构能达到高速的输入性能和快速的处理能力。因此,本论文以提高采样速率为目标,设计了一个具有10位精度,60MHz采样速率的流水线模数转换器。该模数转换器的子模块电路包含了采样保持电路、1.5位子ADC、子DAC、2倍增益级电路、数字校正电路、以及时钟产生电路。综合考虑流水线模数转换器的性能要求和速度、功耗、面积。该流水线模数转换器的采样保持电路采用电容翻转结构以减少功耗;前8级每级1.5位,最后一级为2位的并行flash ADC,并采用数字校正技术对每级电路的误差进行校正,最终达到10位的精度;在采样保持电路和级间增益放大电路中,采用增益提高型折叠共源共栅运算放大器,以保证开关电容电路处理信号的精度和速度。在设计比较器时,采用了前置放大器加动态锁存器的结构,达到了较快的速度,并减小了反冲噪声。本设计基于Chartered 0.35um CMOS工艺库,电源电压为3.3V。模拟仿真结果表明,ADC的模拟信号输入范围为1.15V到2.15V,采样速率为60MHz,功耗约130mw,此流水线ADC的单元电路性能指标达到了设计要求。